Ana Sayfa » Teknoloji » 43. VLSI TEKNOLOJİSİ VE DEVRELERİ SEMPOZYUMU MOORE YASASI DEĞİŞİRKEN ÇOK ÇİPLİ CİHAZLARA VE PAKETLEME YENİLİKLERİNE ODAKLANACAK

43. VLSI TEKNOLOJİSİ VE DEVRELERİ SEMPOZYUMU MOORE YASASI DEĞİŞİRKEN ÇOK ÇİPLİ CİHAZLARA VE PAKETLEME YENİLİKLERİNE ODAKLANACAK

0
43. VLSI TEKNOLOJİSİ VE DEVRELERİ SEMPOZYUMU MOORE YASASI DEĞİŞİRKEN ÇOK ÇİPLİ CİHAZLARA VE PAKETLEME YENİLİKLERİNE ODAKLANACAK

Japonya’nın Kyoto kentinde her yıl düzenlenen VLSI Teknolojisi ve Devreleri Sempozyumu’nun 43’üncüsü geleceğin cihazlarına yön veriyor.

11-16 Haziran 2023 tarihleri arasında düzenlenecek olan bu yılki sempozyumda, mantık çipi dünyasındaki en büyük teknolojik gelişmelerden bazıları hakkında yapılandırılmış sunumlar, soru-cevaplar ve tartışmalar yer alacak. Önde gelen (genel) oturumlar, rüzgarın esiş yönü hakkında önemli bir ipucu veriyor. Önde, A*STAR, IME, System-in-Package Direktörü Suraya Bhattacharya’nın “Yarı İletken Sistem Ölçeklendirmesi için Çoklu Çipli Heterojen Entegrasyon Paketleme” konulu konuşması yer alıyor.

AMD ve Intel gibi şirketler Moore Yasası’nın değişmekte olduğunu ve on yıl önceki fiyatlarla büyük monolitik işlemciler üretmenin artık ekonomik olarak mümkün olmadığını okuyor. Bu durum, şirketlerin en yeni döküm düğümünü yalnızca çip tasarımlarının en yeni düğümden en fazla fayda sağlayan belirli bileşenlerine tahsis etmelerine ve çok fazla fayda sağlamayan bileşenleri belirleyerek bunları daha eski döküm düğümleri üzerine inşa edilen ve daha sonra yenilikçi paketleme teknolojileri aracılığıyla bağlanan ayrı kalıplara ayırmalarına neden oldu.

Bir sonraki oturum Western Digital Başkanı Siva Sivaram tarafından 3D NAND flash belleğin ölçeklendirme sınırları üzerine “Doğrusal Olmayanın Aranması: NAND Flash’ta Ölçeklendirme Sınırları” başlıklı oturumda, bellek dizisini mantık devrelerinden ayırmak için yonga plakası birleştirme teknolojisindeki yenilikleri savunuyor, böylece NAND flash yonga katmanı sayısı uygulamaya daha uygun hale geliyor ve NAND flash yonga tasarımcılarının 3D NAND flash katmanlarını “durmaksızın” artırarak yoğunluk artışları elde ettiği ve her nesilde doğrusal olmayan maliyet düşüşleriyle sonuçlanan mevcut eğilime kıyasla doğrusal bir maliyet düşüşü oluyor.

Google Başkan Yardımcısı, Teknik Araştırmacı Partha Ranganathan, VLSI’nin geleceği hakkında altı kelimelik bir konuşma yapacak: “Yapay Zeka Odaklı, Yazılım Tanımlı ve Rahatsız Edici Şekilde Heyecan Verici.” Ranganathan, gelecekte donanım tasarımının nasıl yeniden düşünüleceğini, fuxed-fonksiyon hızlandırıcılara ve yazılım tanımlı sistem tasarımına nasıl daha fazla vurgu yapılacağını anlatacak. Hitachi’de Seçkin Araştırmacı olan Hiroyuki Mizuno, kuantum bilişimin nasıl hızla yutturmacadan “oyun değiştirici” olmaya doğru ilerlediğini anlamak için yukarıdan aşağıya bir yaklaşım benimsiyor

Bir hafta sürecek etkinlikte ayrıca “BEOL/Arka Taraf Güç Dağıtım Ağı (BSPDN)” ve “Geleceğin Bellek Yönelimleri” konulu odak oturumları ve iki tam günlük kısa kurs da düzenlenecek: “1 nm ve Ötesi için Gelişmiş CMOS Teknolojileri” ve “Yüksek Hızlı Kablolu ve Optik IO’da Gelecek Yönelimler”. TechPowerUp sempozyumdaki ilginç ve ilgili konuları ele alacaktır.

Kaynak: techpowerup

Yazar Hakkında

Bir yanıt yazın

E-posta adresiniz yayınlanmayacak. Gerekli alanlar * ile işaretlenmişlerdir

This site uses Akismet to reduce spam. Learn how your comment data is processed.